臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 52253545 線上人數 : 954 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"d chen"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 6-15 / 83 (共9頁)
1 2 3 4 5 6 7 8 9 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
臺大學術典藏	2018-09-10T15:00:18Z	Parasitic BJT versus DIBL: Floating-Body-Related Subthreshold Characteristics of SOI NMOS Device	D. H. Lung;S. K. Hu;J. B. Kuo;D. Chen; D. H. Lung; S. K. Hu; J. B. Kuo; D. Chen; JAMES-B KUO
臺大學術典藏	2018-09-10T15:00:17Z	Back-Gate-Baias Induced Floating-Body-Related Subthreshold Characteristics of SOI NMOS Device	S. K. Hu;D. H. Lung;J. B. Kuo;D. Chen; S. K. Hu; D. H. Lung; J. B. Kuo; D. Chen; JAMES-B KUO
臺大學術典藏	2018-09-10T15:00:17Z	Back-Gate-Baias Induced Floating-Body-Related Subthreshold Characteristics of SOI NMOS Device	S. K. Hu;D. H. Lung;J. B. Kuo;D. Chen; S. K. Hu; D. H. Lung; J. B. Kuo; D. Chen; JAMES-B KUO
臺大學術典藏	2018-09-10T09:50:38Z	Using Offset Cancellation Circuit to Mitigate Beat-Frequency Oscillation of Phase Currents in a Multiphase Interleaved Voltage Regulator	C.-H. Chiu;C.-J. Chen;D. Chen;W.-H. Chang; C.-H. Chiu; C.-J. Chen; D. Chen; W.-H. Chang; DAN CHEN
臺大學術典藏	2018-09-10T09:50:38Z	Using Offset Cancellation Circuit to Mitigate Beat-Frequency Oscillation of Phase Currents in a Multiphase Interleaved Voltage Regulator	C.-H. Chiu;C.-J. Chen;D. Chen;W.-H. Chang; C.-H. Chiu; C.-J. Chen; D. Chen; W.-H. Chang; DAN CHEN
臺大學術典藏	2018-09-10T09:50:25Z	Function of the Upper/Lower Parasitic BJTs in 40nm PD SOI NMOS Device due to the Back-Gate Bias Effect	A. P. Chuang;S. I. Su;Z. H. Yang;J. B. Kuo;D. Chen;C. S. Yeh; A. P. Chuang; S. I. Su; Z. H. Yang; J. B. Kuo; D. Chen; C. S. Yeh; JAMES-B KUO
臺大學術典藏	2018-09-10T09:50:25Z	Function of the Upper/Lower Parasitic BJTs in 40nm PD SOI NMOS Device due to the Back-Gate Bias Effect	A. P. Chuang;S. I. Su;Z. H. Yang;J. B. Kuo;D. Chen;C. S. Yeh; A. P. Chuang; S. I. Su; Z. H. Yang; J. B. Kuo; D. Chen; C. S. Yeh; JAMES-B KUO
臺大學術典藏	2018-09-10T09:50:25Z	Turn-off Transient Behavior of PD SOI NMOS Device Considering the Back-Gate Bias Effect	D. H. Lung; J. B. Kuo; D. Chen; JAMES-B KUO; D. H. Lung;J. B. Kuo;D. Chen
臺大學術典藏	2018-09-10T09:50:25Z	Turn-off Transient Behavior of PD SOI NMOS Device Considering the Back-Gate Bias Effect	D. H. Lung; J. B. Kuo; D. Chen; JAMES-B KUO; D. H. Lung;J. B. Kuo;D. Chen
臺大學術典藏	2018-09-10T09:25:08Z	Multi-Phase Power Converter and Control Circuit and Method Thereof,	C.-J. Chen;C.-S. Huang;K.-L. Tseng;D. Chen; C.-J. Chen; C.-S. Huang; K.-L. Tseng; D. Chen; DAN CHEN

顯示項目 6-15 / 83 (共9頁)
1 2 3 4 5 6 7 8 9 > >>
每頁顯示[10|25|50]項目