English  |  正體中文  |  简体中文  |  总笔数 :0  
造访人次 :  52099257    在线人数 :  737
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

"j b kuo"的相关文件

回到依作者浏览
依题名排序 依日期排序

显示项目 136-145 / 176 (共18页)
<< < 9 10 11 12 13 14 15 16 17 18 > >>
每页显示[10|25|50]项目

机构 日期 题名 作者
臺大學術典藏 2018-09-10T06:02:15Z Fringing Effects of Nanometer SOI CMOS Devices J. B. Kuo; JAMES-B KUO
臺大學術典藏 2018-09-10T05:26:48Z Fringing-Induced Narrow-Channel-Effect (FINCE) RElated Capacitance Behavior of Nanometer FD SOI NMOS Devices Using Mesa-Isolation Via 3D Simulation G. S. Lin; J. B. Kuo; JAMES-B KUO
臺大學術典藏 2018-09-10T05:26:48Z CGS Capacitance Phenomenon of 100nm FD SOI CMOS Devices with HfO2 High-k Gate Dielectric Considering Vertical and Fringing Displacement Effects Y. S. Lin; C. H. Lin; J. B. Kuo; K. W. Su; JAMES-B KUO
臺大學術典藏 2018-09-10T04:59:04Z Gate Misalignment Effect Related Capacitance Behavior of a 100nm DG FD SOI NMOS Device with n+/p+ Poly Top/Bottom Gate C. H. Hsu; C. P. Yang; JAMES-B KUO; J. B. Kuo
臺大學術典藏 2018-09-10T04:59:04Z Low-Voltage SOI CMOS VLSI Devices and Circuits J. B. Kuo; S. C. Lin; JAMES-B KUO
臺大學術典藏 2018-09-10T04:59:03Z A Compact Threshold Voltage Model for Gate Misalignment Effect of DG FD SOI NMOS Devices Considering Fringing Electric Field Effects E. C. Sun; J. B. Kuo; JAMES-B KUO
臺大學術典藏 2018-09-10T04:59:03Z PD SOI-Technology SPICE Models J. B. Kuo; S. C. Lin; JAMES-B KUO
臺大學術典藏 2018-09-10T04:59:03Z A Low-Voltage CMOS Load Driver with the Adiabatic and Bootstrap Techniques for Low-Power System Applications J. B. Kuo;H. P. Chen; J. B. Kuo; H. P. Chen; JAMES-B KUO
臺大學術典藏 2018-09-10T04:59:03Z A Low-Voltage CMOS Load Driver with the Adiabatic and Bootstrap Techniques for Low-Power System Applications J. B. Kuo;H. P. Chen; J. B. Kuo; H. P. Chen; JAMES-B KUO
臺大學術典藏 2018-09-10T04:59:03Z Trends on CMOS VLSI J. B. Kuo; JAMES-B KUO

显示项目 136-145 / 176 (共18页)
<< < 9 10 11 12 13 14 15 16 17 18 > >>
每页显示[10|25|50]项目