臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

跳至: [ 中文 ] [ 数字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]

请输入前几个字:

显示项目 93001-93010 / 2348971 (共234898页)
<< < 9296 9297 9298 9299 9300 9301 9302 9303 9304 9305 > >>
每页显示[10|25|50]项目

机构	日期	题名	作者
臺北醫學大學	2014	A bibliometric study of scientific research conducted on second-generation antipsychotic drugs in Singapore	Lopez-Munoz, Francisco;Sim, Kang;Shen, Winston Wu;Huelves, Lorena;Moreno, Raquel;de Dios Molina, Juan;Rubio, Gabriel;Noriega, Concha;Angel Perez-Nieto, Miguel;Alamo, Cecilio
國立政治大學	2010-03	A Bibliometric Study of Search Engine Literature in the SSCI Database	Yu, Wen-Jen;Chou, Shrane Koung; 周宣光
亞洲大學	2010	A bibliometric study of the trend in articles related to risk assessment published in Science Citation Index	Mao, N.;Wang, M.H.;Ho, Y.S.
臺北醫學大學	2005	A bibliometric study of the trend in documents published in a category of public, environmental & occupational.	邱文達; Jhou SL;Chiu WT;Feng YT;Lin IH;Su CT;HoL YS
臺北醫學大學	2005	A bibliometric study of the trend in documents published in a category of public, environmental & occupational.	邱文達; Jhou SL;Chiu WT;Feng YT;Lin IH;Su CT;HoL YS
臺大學術典藏	1993-05	A BiCMOS dynamic divider circuit using a nonrestoring iterative architecture with carry look ahead for CPU VLSI	Kuo, J.B.; Chen, H.P.; Huang, H.J.; Kuo, J.B.; Chen, H.P.; Huang, H.J.; KuoJB
國立臺灣大學	1993-05	A BiCMOS dynamic divider circuit using a nonrestoring iterative architecture with carry look ahead for CPU VLSI	Kuo, J.B.; Chen, H.P.; Huang, H.J.
臺大學術典藏	1992-10	A BiCMOS dynamic full adder circuit for VLSI implementation of high-speed parallel multipliers using Wallace tree reduction architecture	Kuo, J.B.; Liao, H.J.; Chen, H.P.; Kuo, J.B.; Liao, H.J.; Chen, H.P.; KuoJB
國立臺灣大學	1992-10	A BiCMOS dynamic full adder circuit for VLSI implementation of high-speed parallel multipliers using Wallace tree reduction architecture	Kuo, J.B.; Liao, H.J.; Chen, H.P.
臺大學術典藏	1994-06	A BiCMOS dynamic multiplier using Wallace tree reduction architecture and 1.5 V full-swing BiCMOS dynamic logic circuit	Kuo, J.B.; Su, K.W.; Lou, J.H.; Kuo, J.B.; Su, K.W.; Lou, J.H.; KuoJB

显示项目 93001-93010 / 2348971 (共234898页)
<< < 9296 9297 9298 9299 9300 9301 9302 9303 9304 9305 > >>
每页显示[10|25|50]项目

	English \| 正體中文 \| 简体中文 \| 总笔数 :2854334
	造访人次 : 53352486 在线人数 : 416 教育部委托研究计画计画执行:国立台湾大学图书馆