|
English
|
正體中文
|
简体中文
|
總筆數 :2856408
|
|
造訪人次 :
53363333
線上人數 :
1068
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
顯示項目 311726-311735 / 2348971 (共234898頁)
<< < 31168 31169 31170 31171 31172 31173 31174 31175 31176 31177 > >>
每頁顯示[10|25|50]項目
| 國立暨南國際大學 |
2007 |
Design and implementation of a 1.5- to 17-GHz SiGeUWB LNA utilizing multiple-feedback loops and inductive peaking technique
|
林佑昇?; Lin, YS |
| 國立暨南國際大學 |
2007 |
Design and implementation of a 1.5- to 17-GHz SiGeUWB LNA utilizing multiple-feedback loops and inductive peaking technique
|
嚴淑惠?; Yen, SH |
| 國立暨南國際大學 |
2014 |
DESIGN AND IMPLEMENTATION OF A 1.9-22.5 GHz CMOS WIDEBAND LNA WITH DUAL-RLC-BRANCH WIDEBAND INPUT AND OUTPUT MATCHING NETWORKS
|
林佑昇; Lin, YS |
| 國立暨南國際大學 |
2014 |
DESIGN AND IMPLEMENTATION OF A 1.9-22.5 GHz CMOS WIDEBAND LNA WITH DUAL-RLC-BRANCH WIDEBAND INPUT AND OUTPUT MATCHING NETWORKS
|
王建今; Wang, CC |
| 國立暨南國際大學 |
2014 |
DESIGN AND IMPLEMENTATION OF A 1.9-22.5 GHz CMOS WIDEBAND LNA WITH DUAL-RLC-BRANCH WIDEBAND INPUT AND OUTPUT MATCHING NETWORKS
|
李仁豪; Lee, JH |
| 中華大學 |
2004 |
Design and Implementation of a 1024-Point FFT Processor Using Memory Interleaving
|
宋志雲; Sung, Tze-Yun |
| 臺大學術典藏 |
2020-01-13T08:22:59Z |
Design and implementation of a 12-axis accelerometer suite
|
Ho, C.-W.; Lin, P.-C.; PEI-CHUN LIN |
| 國立暨南國際大學 |
2012 |
Design and implementation of a 2.8-dB insertion loss v-band bandpass filter in 0.13-mu m cmos technology
|
張錦法; Chang, JF |
| 國立暨南國際大學 |
2012 |
Design and implementation of a 2.8-dB insertion loss v-band bandpass filter in 0.13-mu m cmos technology
|
Lin, CY; Lin, CY |
| 國立暨南國際大學 |
2012 |
Design and implementation of a 2.8-dB insertion loss v-band bandpass filter in 0.13-mu m cmos technology
|
林佑昇; Lin, YS |
顯示項目 311726-311735 / 2348971 (共234898頁)
<< < 31168 31169 31170 31171 31172 31173 31174 31175 31176 31177 > >>
每頁顯示[10|25|50]項目
|
