English  |  正體中文  |  简体中文  |  總筆數 :2856408  
造訪人次 :  53363290    線上人數 :  1123
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

跳至: [ 中文 ] [ 數字0-9 ] [ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z ]
請輸入前幾個字:   

顯示項目 544811-544820 / 2348971 (共234898頁)
<< < 54477 54478 54479 54480 54481 54482 54483 54484 54485 54486 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
國立臺灣科技大學 2004 Layout Improvement for Wafer Fabrication Plants Chen, J. C. ; Yang, R. T. ; Peng, K. M. ; Wang, C. C.
中原大學 2004-03 Layout Improvement for Wafer Fabrication Plants J. C. Chen;R. T. Yang;K. M. Peng;C. C. Wang;
臺大學術典藏 2022-09-21T23:30:15Z Layout of 1.50-inch, 3207-ppi oled display with oslsi/silsi structure capable of division driving fabricated through vlsi process with side-by-side patterning by photolithography Saito, Toshihiko; Mizuguchi, Toshiki; Okamoto, Yuki; Ito, Minato; Toyotaka, Kouhei; Kozuma, Munehiro; Matsuzaki, Takanori; Kobayashi, Hidetomo; Onuki, Tatsuya; Hiura, Yoshikazu; Hodo, Ryota; Sasagawa, Shinya; Kunitake, Hitoshi; Nakamura, Daiki; Sato, Hitomi; Kimura, Hajime; Wu, Chih Chiang; Yoshida, Hiroshi; Chen, Min Cheng; MING-HAN LIAO; Chang, Shou Zen; Yamazaki, Shunpei
國立交通大學 2017-04-21T06:49:53Z Layout Optimization on ESD Diodes for Giga-Hz RF and High-Speed I/O Circuits Yeh, Chih-Ting; Liang, Yung-Chih; Ker, Ming-Dou
國立交通大學 2014-12-08T15:25:51Z Layout optimization on low-voltage-triggered PNP devices for ESD protection in mixed-voltage I/O interfaces Chang, WJ; Ker, MD
中原大學 1998-11-10 Layout structure for improving resistance uniformity of a polysilicon resistor Shen-Wen Cheng;Chun-Lin Cheng
國立交通大學 2014-12-08T15:21:45Z Layout Styles to Improve CDM ESD Robustness of Integrated Circuits in 65-nm CMOS Process Ker, Ming-Dou; Lin, Chun-Yu; Chang, Tang-Long
國立臺灣大學 1985-09 Layout System Vol. 1:Computer-Aided VLSI Routing Design Chen, S. J.; 龐台銘; 于惠中; 馮武雄; Chen, S. J.; 龐台銘; 于惠中; Feng, Wu-Shiung
國立臺灣大學 1985 Layout System Vol. 2:Symbolic Layout and Circuit Compaction for CMOS IC Design Chen, S. J.; 龐台銘; 于惠中; 馮武雄; Chen, S. J.; 龐台銘; 于惠中; Feng, Wu-Shiung
國立臺灣大學 1985-09 Layout System Vol. 3:Design and Implementation of a Design Rule Checking System for VLSI Design Chen, S. J.; 龐台銘; 于惠中; 馮武雄; Chen, S. J.; 龐台銘; 于惠中; Feng, Wu-Shiung

顯示項目 544811-544820 / 2348971 (共234898頁)
<< < 54477 54478 54479 54480 54481 54482 54483 54484 54485 54486 > >>
每頁顯示[10|25|50]項目